PCIe Host MSI Interface

PCIe Host MSI Interface. More...

Data Structures
struct	msix_vector
struct	msi_vector

Macros
#define	PCIE_MSI_MCR   0U
#define	PCIE_MSI_MCR_EN   0x00010000U /* enable MSI */
#define	PCIE_MSI_MCR_MMC   0x000E0000U /* Multi Messages Capable mask */
#define	PCIE_MSI_MCR_MMC_SHIFT   17
#define	PCIE_MSI_MCR_MME   0x00700000U /* mask of # of enabled IRQs */
#define	PCIE_MSI_MCR_MME_SHIFT   20
#define	PCIE_MSI_MCR_64   0x00800000U /* 64-bit MSI */
#define	PCIE_MSI_MAP0   1U
#define	PCIE_MSI_MAP1_64   2U
#define	PCIE_MSI_MDR_32   2U
#define	PCIE_MSI_MDR_64   3U
#define	PCIE_MSIX_MCR   0U
#define	PCIE_MSIX_MCR_EN   0x80000000U /* Enable MSI-X */
#define	PCIE_MSIX_MCR_FMASK   0x40000000U /* Function Mask */
#define	PCIE_MSIX_MCR_TSIZE   0x07FF0000U /* Table size mask */
#define	PCIE_MSIX_MCR_TSIZE_SHIFT   16
#define	PCIE_MSIR_TABLE_ENTRY_SIZE   16
#define	PCIE_MSIX_TR   1U
#define	PCIE_MSIX_TR_BIR   0x00000007U /* Table BIR mask */
#define	PCIE_MSIX_TR_OFFSET   0xFFFFFFF8U /* Offset mask */
#define	PCIE_MSIX_PBA   2U
#define	PCIE_MSIX_PBA_BIR   0x00000007U /* PBA BIR mask */
#define	PCIE_MSIX_PBA_OFFSET   0xFFFFFFF8U /* Offset mask */
#define	PCIE_VTBL_MA   0U /* Msg Address offset */
#define	PCIE_VTBL_MUA   4U /* Msg Upper Address offset */
#define	PCIE_VTBL_MD   8U /* Msg Data offset */
#define	PCIE_VTBL_VCTRL   12U /* Vector control offset */

Typedefs
typedef struct msi_vector	msi_vector_t

Functions
uint32_t	pcie_msi_map (unsigned int irq, msi_vector_t *vector, uint8_t n_vector)
	Compute the target address for an MSI posted write.
uint16_t	pcie_msi_mdr (unsigned int irq, msi_vector_t *vector)
	Compute the data for an MSI posted write.
bool	pcie_msi_enable (pcie_bdf_t bdf, msi_vector_t *vectors, uint8_t n_vector, unsigned int irq)
	Configure the given PCI endpoint to generate MSIs.
bool	pcie_is_msi (pcie_bdf_t bdf)
	Check if the given PCI endpoint supports MSI/MSI-X.

Detailed Description

PCIe Host MSI Interface.

Macro Definition Documentation

PCIE_MSI_MAP0

#define PCIE_MSI_MAP0   1U

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

PCIE_MSI_MAP1_64

#define PCIE_MSI_MAP1_64   2U

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

PCIE_MSI_MCR

#define PCIE_MSI_MCR   0U

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

PCIE_MSI_MCR_64

#define PCIE_MSI_MCR_64   0x00800000U /* 64-bit MSI */

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

PCIE_MSI_MCR_EN

#define PCIE_MSI_MCR_EN   0x00010000U /* enable MSI */

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

PCIE_MSI_MCR_MMC

#define PCIE_MSI_MCR_MMC   0x000E0000U /* Multi Messages Capable mask */

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

PCIE_MSI_MCR_MMC_SHIFT

#define PCIE_MSI_MCR_MMC_SHIFT   17

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

PCIE_MSI_MCR_MME

#define PCIE_MSI_MCR_MME   0x00700000U /* mask of # of enabled IRQs */

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

PCIE_MSI_MCR_MME_SHIFT

#define PCIE_MSI_MCR_MME_SHIFT   20

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

PCIE_MSI_MDR_32

#define PCIE_MSI_MDR_32   2U

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

PCIE_MSI_MDR_64

#define PCIE_MSI_MDR_64   3U

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

PCIE_MSIR_TABLE_ENTRY_SIZE

#define PCIE_MSIR_TABLE_ENTRY_SIZE   16

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

PCIE_MSIX_MCR

#define PCIE_MSIX_MCR   0U

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

PCIE_MSIX_MCR_EN

#define PCIE_MSIX_MCR_EN   0x80000000U /* Enable MSI-X */

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

PCIE_MSIX_MCR_FMASK

#define PCIE_MSIX_MCR_FMASK   0x40000000U /* Function Mask */

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

PCIE_MSIX_MCR_TSIZE

#define PCIE_MSIX_MCR_TSIZE   0x07FF0000U /* Table size mask */

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

PCIE_MSIX_MCR_TSIZE_SHIFT

#define PCIE_MSIX_MCR_TSIZE_SHIFT   16

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

PCIE_MSIX_PBA

#define PCIE_MSIX_PBA   2U

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

PCIE_MSIX_PBA_BIR

#define PCIE_MSIX_PBA_BIR   0x00000007U /* PBA BIR mask */

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

PCIE_MSIX_PBA_OFFSET

#define PCIE_MSIX_PBA_OFFSET   0xFFFFFFF8U /* Offset mask */

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

PCIE_MSIX_TR

#define PCIE_MSIX_TR   1U

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

PCIE_MSIX_TR_BIR

#define PCIE_MSIX_TR_BIR   0x00000007U /* Table BIR mask */

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

PCIE_MSIX_TR_OFFSET

#define PCIE_MSIX_TR_OFFSET   0xFFFFFFF8U /* Offset mask */

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

PCIE_VTBL_MA

#define PCIE_VTBL_MA   0U /* Msg Address offset */

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

PCIE_VTBL_MD

#define PCIE_VTBL_MD   8U /* Msg Data offset */

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

PCIE_VTBL_MUA

#define PCIE_VTBL_MUA   4U /* Msg Upper Address offset */

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

PCIE_VTBL_VCTRL

#define PCIE_VTBL_VCTRL   12U /* Vector control offset */

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

Typedef Documentation

msi_vector_t

typedef struct msi_vector msi_vector_t

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

Function Documentation

pcie_is_msi()

bool pcie_is_msi ( pcie_bdf_t bdf )

extern

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

Check if the given PCI endpoint supports MSI/MSI-X.

Parameters

bdf	the target PCI endpoint

Returns

true if the endpoint support MSI/MSI-X

pcie_msi_enable()

bool pcie_msi_enable ( pcie_bdf_t bdf, msi_vector_t * vectors, uint8_t n_vector, unsigned int irq )

extern

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

Configure the given PCI endpoint to generate MSIs.

Parameters

bdf	the target PCI endpoint
vectors	an array of allocated vector(s)
n_vector	the size of the vector array
irq	The IRQ we wish to trigger via MSI.

Returns

true if the endpoint supports MSI, false otherwise.

pcie_msi_map()

uint32_t pcie_msi_map ( unsigned int irq, msi_vector_t * vector, uint8_t n_vector )

extern

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

Compute the target address for an MSI posted write.

This function is exported by the arch, board or SoC code.

Parameters

irq	The IRQ we wish to trigger via MSI.
vector	The vector for which you want the address (or NULL)
n_vector	the size of the vector array

Returns

A (32-bit) value for the MSI MAP register.

pcie_msi_mdr()

uint16_t pcie_msi_mdr ( unsigned int irq, msi_vector_t * vector )

extern

#include </__w/bridle/bridle/workspace/zephyr/include/zephyr/drivers/pcie/msi.h>

Compute the data for an MSI posted write.

This function is exported by the arch, board or SoC code.

Parameters

irq	The IRQ we wish to trigger via MSI.
vector	The vector for which you want the data (or NULL)

Returns

A (16-bit) value for MSI MDR register.