gd32a50x.h File Reference

#include "gd32-common.h"

Go to the source code of this file.

Macros
Register offsets
#define	GD32_AHBRST_OFFSET   0x28U
#define	GD32_APB1RST_OFFSET   0x10U
#define	GD32_APB2RST_OFFSET   0x0CU
Clock enable/disable definitions for peripherals
#define	GD32_RESET_DMA0   GD32_RESET_CONFIG(AHBRST, 0U)
#define	GD32_RESET_DMA1   GD32_RESET_CONFIG(AHBRST, 1U)
#define	GD32_RESET_SRAMSP   GD32_RESET_CONFIG(AHBRST, 2U)
#define	GD32_RESET_DMAMUX   GD32_RESET_CONFIG(AHBRST, 3U)
#define	GD32_RESET_FMCSP   GD32_RESET_CONFIG(AHBRST, 4U)
#define	GD32_RESET_CRC   GD32_RESET_CONFIG(AHBRST, 6U)
#define	GD32_RESET_MFCOM   GD32_RESET_CONFIG(AHBRST, 14U)
#define	GD32_RESET_GPIOA   GD32_RESET_CONFIG(AHBRST, 17U)
#define	GD32_RESET_GPIOB   GD32_RESET_CONFIG(AHBRST, 18U)
#define	GD32_RESET_GPIOC   GD32_RESET_CONFIG(AHBRST, 19U)
#define	GD32_RESET_GPIOD   GD32_RESET_CONFIG(AHBRST, 20U)
#define	GD32_RESET_GPIOE   GD32_RESET_CONFIG(AHBRST, 21U)
#define	GD32_RESET_GPIOF   GD32_RESET_CONFIG(AHBRST, 22U)
#define	GD32_RESET_TIMER1   GD32_RESET_CONFIG(APB1RST, 0U)
#define	GD32_RESET_TIMER5   GD32_RESET_CONFIG(APB1RST, 4U)
#define	GD32_RESET_TIMER6   GD32_RESET_CONFIG(APB1RST, 5U)
#define	GD32_RESET_WWDGT   GD32_RESET_CONFIG(APB1RST, 11U)
#define	GD32_RESET_SPI1   GD32_RESET_CONFIG(APB1RST, 14U)
#define	GD32_RESET_USART1   GD32_RESET_CONFIG(APB1RST, 17U)
#define	GD32_RESET_USART2   GD32_RESET_CONFIG(APB1RST, 18U)
#define	GD32_RESET_I2C0   GD32_RESET_CONFIG(APB1RST, 21U)
#define	GD32_RESET_I2C1   GD32_RESET_CONFIG(APB1RST, 22U)
#define	GD32_RESET_BKP   GD32_RESET_CONFIG(APB1RST, 26U)
#define	GD32_RESET_PMU   GD32_RESET_CONFIG(APB1RST, 28U)
#define	GD32_RESET_DAC   GD32_RESET_CONFIG(APB1RST, 29U)
#define	GD32_RESET_SYSCFG   GD32_RESET_CONFIG(APB2RST, 0U)
#define	GD32_RESET_CMP   GD32_RESET_CONFIG(APB2RST, 1U)
#define	GD32_RESET_ADC0   GD32_RESET_CONFIG(APB2RST, 9U)
#define	GD32_RESET_ADC1   GD32_RESET_CONFIG(APB2RST, 10U)
#define	GD32_RESET_TIMER0   GD32_RESET_CONFIG(APB2RST, 11U)
#define	GD32_RESET_SPI0   GD32_RESET_CONFIG(APB2RST, 12U)
#define	GD32_RESET_TIMER7   GD32_RESET_CONFIG(APB2RST, 13U)
#define	GD32_RESET_USART0   GD32_RESET_CONFIG(APB2RST, 14U)
#define	GD32_RESET_TIMER19   GD32_RESET_CONFIG(APB2RST, 20U)
#define	GD32_RESET_TIMER20   GD32_RESET_CONFIG(APB2RST, 21U)
#define	GD32_RESET_TRIGSEL   GD32_RESET_CONFIG(APB2RST, 29U)
#define	GD32_RESET_CAN0   GD32_RESET_CONFIG(APB2RST, 30U)
#define	GD32_RESET_CAN1   GD32_RESET_CONFIG(APB2RST, 31U)

Macro Definition Documentation

GD32_AHBRST_OFFSET

#define GD32_AHBRST_OFFSET   0x28U

GD32_APB1RST_OFFSET

#define GD32_APB1RST_OFFSET   0x10U

GD32_APB2RST_OFFSET

#define GD32_APB2RST_OFFSET   0x0CU

GD32_RESET_ADC0

#define GD32_RESET_ADC0   GD32_RESET_CONFIG(APB2RST, 9U)

GD32_RESET_ADC1

#define GD32_RESET_ADC1   GD32_RESET_CONFIG(APB2RST, 10U)

GD32_RESET_BKP

#define GD32_RESET_BKP   GD32_RESET_CONFIG(APB1RST, 26U)

GD32_RESET_CAN0

#define GD32_RESET_CAN0   GD32_RESET_CONFIG(APB2RST, 30U)

GD32_RESET_CAN1

#define GD32_RESET_CAN1   GD32_RESET_CONFIG(APB2RST, 31U)

GD32_RESET_CMP

#define GD32_RESET_CMP   GD32_RESET_CONFIG(APB2RST, 1U)

GD32_RESET_CRC

#define GD32_RESET_CRC   GD32_RESET_CONFIG(AHBRST, 6U)

GD32_RESET_DAC

#define GD32_RESET_DAC   GD32_RESET_CONFIG(APB1RST, 29U)

GD32_RESET_DMA0

#define GD32_RESET_DMA0   GD32_RESET_CONFIG(AHBRST, 0U)

GD32_RESET_DMA1

#define GD32_RESET_DMA1   GD32_RESET_CONFIG(AHBRST, 1U)

GD32_RESET_DMAMUX

#define GD32_RESET_DMAMUX   GD32_RESET_CONFIG(AHBRST, 3U)

GD32_RESET_FMCSP

#define GD32_RESET_FMCSP   GD32_RESET_CONFIG(AHBRST, 4U)

GD32_RESET_GPIOA

#define GD32_RESET_GPIOA   GD32_RESET_CONFIG(AHBRST, 17U)

GD32_RESET_GPIOB

#define GD32_RESET_GPIOB   GD32_RESET_CONFIG(AHBRST, 18U)

GD32_RESET_GPIOC

#define GD32_RESET_GPIOC   GD32_RESET_CONFIG(AHBRST, 19U)

GD32_RESET_GPIOD

#define GD32_RESET_GPIOD   GD32_RESET_CONFIG(AHBRST, 20U)

GD32_RESET_GPIOE

#define GD32_RESET_GPIOE   GD32_RESET_CONFIG(AHBRST, 21U)

GD32_RESET_GPIOF

#define GD32_RESET_GPIOF   GD32_RESET_CONFIG(AHBRST, 22U)

GD32_RESET_I2C0

#define GD32_RESET_I2C0   GD32_RESET_CONFIG(APB1RST, 21U)

GD32_RESET_I2C1

#define GD32_RESET_I2C1   GD32_RESET_CONFIG(APB1RST, 22U)

GD32_RESET_MFCOM

#define GD32_RESET_MFCOM   GD32_RESET_CONFIG(AHBRST, 14U)

GD32_RESET_PMU

#define GD32_RESET_PMU   GD32_RESET_CONFIG(APB1RST, 28U)

GD32_RESET_SPI0

#define GD32_RESET_SPI0   GD32_RESET_CONFIG(APB2RST, 12U)

GD32_RESET_SPI1

#define GD32_RESET_SPI1   GD32_RESET_CONFIG(APB1RST, 14U)

GD32_RESET_SRAMSP

#define GD32_RESET_SRAMSP   GD32_RESET_CONFIG(AHBRST, 2U)

GD32_RESET_SYSCFG

#define GD32_RESET_SYSCFG   GD32_RESET_CONFIG(APB2RST, 0U)

GD32_RESET_TIMER0

#define GD32_RESET_TIMER0   GD32_RESET_CONFIG(APB2RST, 11U)

GD32_RESET_TIMER1

#define GD32_RESET_TIMER1   GD32_RESET_CONFIG(APB1RST, 0U)

GD32_RESET_TIMER19

#define GD32_RESET_TIMER19   GD32_RESET_CONFIG(APB2RST, 20U)

GD32_RESET_TIMER20

#define GD32_RESET_TIMER20   GD32_RESET_CONFIG(APB2RST, 21U)

GD32_RESET_TIMER5

#define GD32_RESET_TIMER5   GD32_RESET_CONFIG(APB1RST, 4U)

GD32_RESET_TIMER6

#define GD32_RESET_TIMER6   GD32_RESET_CONFIG(APB1RST, 5U)

GD32_RESET_TIMER7

#define GD32_RESET_TIMER7   GD32_RESET_CONFIG(APB2RST, 13U)

GD32_RESET_TRIGSEL

#define GD32_RESET_TRIGSEL   GD32_RESET_CONFIG(APB2RST, 29U)

GD32_RESET_USART0

#define GD32_RESET_USART0   GD32_RESET_CONFIG(APB2RST, 14U)

GD32_RESET_USART1

#define GD32_RESET_USART1   GD32_RESET_CONFIG(APB1RST, 17U)

GD32_RESET_USART2

#define GD32_RESET_USART2   GD32_RESET_CONFIG(APB1RST, 18U)

GD32_RESET_WWDGT

#define GD32_RESET_WWDGT   GD32_RESET_CONFIG(APB1RST, 11U)