Zephyr Project API 3.7.0
A Scalable Open Source RTOS
Loading...
Searching...
No Matches
gd32l23x.h File Reference
#include "gd32-common.h"

Go to the source code of this file.

Macros

Register offsets
#define GD32_AHB1RST_OFFSET   0x28U
 
#define GD32_APB1RST_OFFSET   0x10U
 
#define GD32_APB2RST_OFFSET   0x0CU
 
Clock enable/disable definitions for peripherals
#define GD32_RESET_CRC   GD32_RESET_CONFIG(AHB1RST, 6U)
 
#define GD32_RESET_GPIOA   GD32_RESET_CONFIG(AHB1RST, 17U)
 
#define GD32_RESET_GPIOB   GD32_RESET_CONFIG(AHB1RST, 18U)
 
#define GD32_RESET_GPIOC   GD32_RESET_CONFIG(AHB1RST, 19U)
 
#define GD32_RESET_GPIOD   GD32_RESET_CONFIG(AHB1RST, 20U)
 
#define GD32_RESET_GPIOF   GD32_RESET_CONFIG(AHB1RST, 22U)
 
#define GD32_RESET_CAU   GD32_RESET_CONFIG(AHB2RST, 1U)
 
#define GD32_RESET_TRNG   GD32_RESET_CONFIG(AHB2RST, 3U)
 
#define GD32_RESET_TIMER1   GD32_RESET_CONFIG(APB1RST, 0U)
 
#define GD32_RESET_TIMER2   GD32_RESET_CONFIG(APB1RST, 1U)
 
#define GD32_RESET_TIMER5   GD32_RESET_CONFIG(APB1RST, 4U)
 
#define GD32_RESET_TIMER6   GD32_RESET_CONFIG(APB1RST, 5U)
 
#define GD32_RESET_TIMER11   GD32_RESET_CONFIG(APB1RST, 8U)
 
#define GD32_RESET_LPTIMER   GD32_RESET_CONFIG(APB1RST, 9U)
 
#define GD32_RESET_SLCD   GD32_RESET_CONFIG(APB1RST, 10U)
 
#define GD32_RESET_WWDGT   GD32_RESET_CONFIG(APB1RST, 11U)
 
#define GD32_RESET_SPI1   GD32_RESET_CONFIG(APB1RST, 14U)
 
#define GD32_RESET_USART1   GD32_RESET_CONFIG(APB1RST, 17U)
 
#define GD32_RESET_LPUART   GD32_RESET_CONFIG(APB1RST, 18U)
 
#define GD32_RESET_UART3   GD32_RESET_CONFIG(APB1RST, 19U)
 
#define GD32_RESET_UART4   GD32_RESET_CONFIG(APB1RST, 20U)
 
#define GD32_RESET_I2C0   GD32_RESET_CONFIG(APB1RST, 21U)
 
#define GD32_RESET_I2C1   GD32_RESET_CONFIG(APB1RST, 22U)
 
#define GD32_RESET_USBD   GD32_RESET_CONFIG(APB1RST, 23U)
 
#define GD32_RESET_I2C2   GD32_RESET_CONFIG(APB1RST, 24U)
 
#define GD32_RESET_PMU   GD32_RESET_CONFIG(APB1RST, 28U)
 
#define GD32_RESET_DAC   GD32_RESET_CONFIG(APB1RST, 29U)
 
#define GD32_RESET_CTC   GD32_RESET_CONFIG(APB1RST, 30U)
 
#define GD32_RESET_SYSCFG   GD32_RESET_CONFIG(APB2RST, 0U)
 
#define GD32_RESET_CMP   GD32_RESET_CONFIG(APB2RST, 1U)
 
#define GD32_RESET_ADC   GD32_RESET_CONFIG(APB2RST, 9U)
 
#define GD32_RESET_TIMER8   GD32_RESET_CONFIG(APB2RST, 11U)
 
#define GD32_RESET_SPI0   GD32_RESET_CONFIG(APB2RST, 12U)
 
#define GD32_RESET_USART0   GD32_RESET_CONFIG(APB2RST, 14U)
 

Macro Definition Documentation

◆ GD32_AHB1RST_OFFSET

#define GD32_AHB1RST_OFFSET   0x28U

◆ GD32_APB1RST_OFFSET

#define GD32_APB1RST_OFFSET   0x10U

◆ GD32_APB2RST_OFFSET

#define GD32_APB2RST_OFFSET   0x0CU

◆ GD32_RESET_ADC

#define GD32_RESET_ADC   GD32_RESET_CONFIG(APB2RST, 9U)

◆ GD32_RESET_CAU

#define GD32_RESET_CAU   GD32_RESET_CONFIG(AHB2RST, 1U)

◆ GD32_RESET_CMP

#define GD32_RESET_CMP   GD32_RESET_CONFIG(APB2RST, 1U)

◆ GD32_RESET_CRC

#define GD32_RESET_CRC   GD32_RESET_CONFIG(AHB1RST, 6U)

◆ GD32_RESET_CTC

#define GD32_RESET_CTC   GD32_RESET_CONFIG(APB1RST, 30U)

◆ GD32_RESET_DAC

#define GD32_RESET_DAC   GD32_RESET_CONFIG(APB1RST, 29U)

◆ GD32_RESET_GPIOA

#define GD32_RESET_GPIOA   GD32_RESET_CONFIG(AHB1RST, 17U)

◆ GD32_RESET_GPIOB

#define GD32_RESET_GPIOB   GD32_RESET_CONFIG(AHB1RST, 18U)

◆ GD32_RESET_GPIOC

#define GD32_RESET_GPIOC   GD32_RESET_CONFIG(AHB1RST, 19U)

◆ GD32_RESET_GPIOD

#define GD32_RESET_GPIOD   GD32_RESET_CONFIG(AHB1RST, 20U)

◆ GD32_RESET_GPIOF

#define GD32_RESET_GPIOF   GD32_RESET_CONFIG(AHB1RST, 22U)

◆ GD32_RESET_I2C0

#define GD32_RESET_I2C0   GD32_RESET_CONFIG(APB1RST, 21U)

◆ GD32_RESET_I2C1

#define GD32_RESET_I2C1   GD32_RESET_CONFIG(APB1RST, 22U)

◆ GD32_RESET_I2C2

#define GD32_RESET_I2C2   GD32_RESET_CONFIG(APB1RST, 24U)

◆ GD32_RESET_LPTIMER

#define GD32_RESET_LPTIMER   GD32_RESET_CONFIG(APB1RST, 9U)

◆ GD32_RESET_LPUART

#define GD32_RESET_LPUART   GD32_RESET_CONFIG(APB1RST, 18U)

◆ GD32_RESET_PMU

#define GD32_RESET_PMU   GD32_RESET_CONFIG(APB1RST, 28U)

◆ GD32_RESET_SLCD

#define GD32_RESET_SLCD   GD32_RESET_CONFIG(APB1RST, 10U)

◆ GD32_RESET_SPI0

#define GD32_RESET_SPI0   GD32_RESET_CONFIG(APB2RST, 12U)

◆ GD32_RESET_SPI1

#define GD32_RESET_SPI1   GD32_RESET_CONFIG(APB1RST, 14U)

◆ GD32_RESET_SYSCFG

#define GD32_RESET_SYSCFG   GD32_RESET_CONFIG(APB2RST, 0U)

◆ GD32_RESET_TIMER1

#define GD32_RESET_TIMER1   GD32_RESET_CONFIG(APB1RST, 0U)

◆ GD32_RESET_TIMER11

#define GD32_RESET_TIMER11   GD32_RESET_CONFIG(APB1RST, 8U)

◆ GD32_RESET_TIMER2

#define GD32_RESET_TIMER2   GD32_RESET_CONFIG(APB1RST, 1U)

◆ GD32_RESET_TIMER5

#define GD32_RESET_TIMER5   GD32_RESET_CONFIG(APB1RST, 4U)

◆ GD32_RESET_TIMER6

#define GD32_RESET_TIMER6   GD32_RESET_CONFIG(APB1RST, 5U)

◆ GD32_RESET_TIMER8

#define GD32_RESET_TIMER8   GD32_RESET_CONFIG(APB2RST, 11U)

◆ GD32_RESET_TRNG

#define GD32_RESET_TRNG   GD32_RESET_CONFIG(AHB2RST, 3U)

◆ GD32_RESET_UART3

#define GD32_RESET_UART3   GD32_RESET_CONFIG(APB1RST, 19U)

◆ GD32_RESET_UART4

#define GD32_RESET_UART4   GD32_RESET_CONFIG(APB1RST, 20U)

◆ GD32_RESET_USART0

#define GD32_RESET_USART0   GD32_RESET_CONFIG(APB2RST, 14U)

◆ GD32_RESET_USART1

#define GD32_RESET_USART1   GD32_RESET_CONFIG(APB1RST, 17U)

◆ GD32_RESET_USBD

#define GD32_RESET_USBD   GD32_RESET_CONFIG(APB1RST, 23U)

◆ GD32_RESET_WWDGT

#define GD32_RESET_WWDGT   GD32_RESET_CONFIG(APB1RST, 11U)