Zephyr Project API 4.1.99
A Scalable Open Source RTOS
Loading...
Searching...
No Matches
mii.h File Reference

Definitions for IEEE 802.3, Section 2 MII compatible PHY transceivers. More...

Go to the source code of this file.

Macros

#define MII_BMCR   0x0
 Basic Mode Control Register.
 
#define MII_BMSR   0x1
 Basic Mode Status Register.
 
#define MII_PHYID1R   0x2
 PHY ID 1 Register.
 
#define MII_PHYID2R   0x3
 PHY ID 2 Register.
 
#define MII_ANAR   0x4
 Auto-Negotiation Advertisement Register.
 
#define MII_ANLPAR   0x5
 Auto-Negotiation Link Partner Ability Reg.
 
#define MII_ANER   0x6
 Auto-Negotiation Expansion Register.
 
#define MII_ANNPTR   0x7
 Auto-Negotiation Next Page Transmit Register.
 
#define MII_ANLPRNPR   0x8
 Auto-Negotiation Link Partner Received Next Page Reg.
 
#define MII_1KTCR   0x9
 1000BASE-T Control Register
 
#define MII_1KSTSR   0xa
 1000BASE-T Status Register
 
#define MII_MMD_ACR   0xd
 MMD Access Control Register.
 
#define MII_MMD_AADR   0xe
 MMD Access Address Data Register.
 
#define MII_ESTAT   0xf
 Extended Status Register.
 
#define MII_BMCR_RESET_BIT   15
 
#define MII_BMCR_LOOPBACK_BIT   14
 
#define MII_BMCR_SPEED_LSB_BIT   13
 
#define MII_BMCR_AUTONEG_ENABLE_BIT   12
 
#define MII_BMCR_POWER_DOWN_BIT   11
 
#define MII_BMCR_ISOLATE_BIT   10
 
#define MII_BMCR_AUTONEG_RESTART_BIT   9
 
#define MII_BMCR_DUPLEX_MODE_BIT   8
 
#define MII_BMCR_SPEED_MSB_BIT   6
 
#define MII_BMCR_RESET   BIT(MII_BMCR_RESET_BIT)
 PHY reset.
 
#define MII_BMCR_LOOPBACK   BIT(MII_BMCR_LOOPBACK_BIT)
 enable loopback mode
 
#define MII_BMCR_SPEED_LSB   BIT(MII_BMCR_SPEED_LSB_BIT)
 10=1000Mbps 01=100Mbps; 00=10Mbps
 
#define MII_BMCR_AUTONEG_ENABLE   BIT(MII_BMCR_AUTONEG_ENABLE_BIT)
 Auto-Negotiation enable.
 
#define MII_BMCR_POWER_DOWN   BIT(MII_BMCR_POWER_DOWN_BIT)
 power down mode
 
#define MII_BMCR_ISOLATE   BIT(MII_BMCR_ISOLATE_BIT)
 isolate electrically PHY from MII
 
#define MII_BMCR_AUTONEG_RESTART   BIT(MII_BMCR_AUTONEG_RESTART_BIT)
 restart auto-negotiation
 
#define MII_BMCR_DUPLEX_MODE   BIT(MII_BMCR_DUPLEX_MODE_BIT)
 full duplex mode
 
#define MII_BMCR_SPEED_MSB   BIT(MII_BMCR_SPEED_MSB_BIT)
 10=1000Mbps 01=100Mbps; 00=10Mbps
 
#define MII_BMCR_SPEED_MASK   (MII_BMCR_SPEED_MSB | MII_BMCR_SPEED_LSB)
 Link Speed Field.
 
#define MII_BMCR_SPEED_10   0
 select speed 10 Mb/s
 
#define MII_BMCR_SPEED_100   BIT(MII_BMCR_SPEED_LSB_BIT)
 select speed 100 Mb/s
 
#define MII_BMCR_SPEED_1000   BIT(MII_BMCR_SPEED_MSB_BIT)
 select speed 1000 Mb/s
 
#define MII_BMSR_100BASE_T4   BIT(15)
 100BASE-T4 capable
 
#define MII_BMSR_100BASE_X_FULL   BIT(14)
 100BASE-X full duplex capable
 
#define MII_BMSR_100BASE_X_HALF   BIT(13)
 100BASE-X half duplex capable
 
#define MII_BMSR_10_FULL   BIT(12)
 10 Mb/s full duplex capable
 
#define MII_BMSR_10_HALF   BIT(11)
 10 Mb/s half duplex capable
 
#define MII_BMSR_100BASE_T2_FULL   BIT(10)
 100BASE-T2 full duplex capable
 
#define MII_BMSR_100BASE_T2_HALF   BIT(9)
 100BASE-T2 half duplex capable
 
#define MII_BMSR_EXTEND_STATUS   BIT(8)
 extend status information in reg 15
 
#define MII_BMSR_MF_PREAMB_SUPPR   BIT(6)
 PHY accepts management frames with preamble suppressed.
 
#define MII_BMSR_AUTONEG_COMPLETE   BIT(5)
 Auto-negotiation process completed.
 
#define MII_BMSR_REMOTE_FAULT   BIT(4)
 remote fault detected
 
#define MII_BMSR_AUTONEG_ABILITY   BIT(3)
 PHY is able to perform Auto-Negotiation.
 
#define MII_BMSR_LINK_STATUS   BIT(2)
 link is up
 
#define MII_BMSR_JABBER_DETECT   BIT(1)
 jabber condition detected
 
#define MII_BMSR_EXTEND_CAPAB   BIT(0)
 extended register capabilities
 
#define MII_ADVERTISE_NEXT_PAGE_BIT   15
 
#define MII_ADVERTISE_LPACK_BIT   14
 
#define MII_ADVERTISE_REMOTE_FAULT_BIT   13
 
#define MII_ADVERTISE_ASYM_PAUSE_BIT   11
 
#define MII_ADVERTISE_PAUSE_BIT   10
 
#define MII_ADVERTISE_100BASE_T4_BIT   9
 
#define MII_ADVERTISE_100_FULL_BIT   8
 
#define MII_ADVERTISE_100_HALF_BIT   7
 
#define MII_ADVERTISE_10_FULL_BIT   6
 
#define MII_ADVERTISE_10_HALF_BIT   5
 
#define MII_ADVERTISE_NEXT_PAGE   BIT(MII_ADVERTISE_NEXT_PAGE_BIT)
 next page
 
#define MII_ADVERTISE_LPACK   BIT(MII_ADVERTISE_LPACK_BIT)
 link partner acknowledge response
 
#define MII_ADVERTISE_REMOTE_FAULT   BIT(MII_ADVERTISE_REMOTE_FAULT_BIT)
 remote fault
 
#define MII_ADVERTISE_ASYM_PAUSE   BIT(MII_ADVERTISE_ASYM_PAUSE_BIT)
 try for asymmetric pause
 
#define MII_ADVERTISE_PAUSE   BIT(MII_ADVERTISE_PAUSE_BIT)
 try for pause
 
#define MII_ADVERTISE_100BASE_T4   BIT(MII_ADVERTISE_100BASE_T4_BIT)
 try for 100BASE-T4 support
 
#define MII_ADVERTISE_100_FULL   BIT(MII_ADVERTISE_100_FULL_BIT)
 try for 100BASE-X full duplex support
 
#define MII_ADVERTISE_100_HALF   BIT(MII_ADVERTISE_100_HALF_BIT)
 try for 100BASE-X support
 
#define MII_ADVERTISE_10_FULL   BIT(MII_ADVERTISE_10_FULL_BIT)
 try for 10 Mb/s full duplex support
 
#define MII_ADVERTISE_10_HALF   BIT(MII_ADVERTISE_10_HALF_BIT)
 try for 10 Mb/s half duplex support
 
#define MII_ADVERTISE_SEL_MASK   (0x1F << 0)
 Selector Field Mask.
 
#define MII_ADVERTISE_SEL_IEEE_802_3   0x01
 Selector Field.
 
#define MII_ADVERTISE_1000_FULL_BIT   9
 
#define MII_ADVERTISE_1000_HALF_BIT   8
 
#define MII_ADVERTISE_1000_FULL   BIT(MII_ADVERTISE_1000_FULL_BIT)
 try for 1000BASE-T full duplex support
 
#define MII_ADVERTISE_1000_HALF   BIT(MII_ADVERTISE_1000_HALF_BIT)
 try for 1000BASE-T half duplex support
 
#define MII_ADVERTISE_ALL
 Advertise all speeds.
 
#define MII_ESTAT_1000BASE_X_FULL   BIT(15)
 1000BASE-X full-duplex capable
 
#define MII_ESTAT_1000BASE_X_HALF   BIT(14)
 1000BASE-X half-duplex capable
 
#define MII_ESTAT_1000BASE_T_FULL   BIT(13)
 1000BASE-T full-duplex capable
 
#define MII_ESTAT_1000BASE_T_HALF   BIT(12)
 1000BASE-T half-duplex capable
 
#define MII_MMD_ACR_DEVAD_MASK   (0x1F << 0)
 DEVAD Mask.
 
#define MII_MMD_ACR_ADDR   (0x00 << 14)
 Address Data bits.
 
#define MII_MMD_ACR_DATA_NO_POS_INC   (0x01 << 14)
 
#define MII_MMD_ACR_DATA_RW_POS_INC   (0x10 << 14)
 
#define MII_MMD_ACR_DATA_W_POS_INC   (0x11 << 14)
 

Detailed Description

Definitions for IEEE 802.3, Section 2 MII compatible PHY transceivers.